PCI_EXPRESS_LINK_CAPABILITIES_REGISTER union (miniport.h)

PCI_EXPRESS_LINK_CAPABILITIES_REGISTER联合描述了 PCIe 功能结构的 PCI Express (PCIe) 链接功能寄存器。

语法

typedef union _PCI_EXPRESS_LINK_CAPABILITIES_REGISTER {
  struct {
    ULONG MaximumLinkSpeed : 4;
    ULONG MaximumLinkWidth : 6;
    ULONG ActiveStatePMSupport : 2;
    ULONG L0sExitLatency : 3;
    ULONG L1ExitLatency : 3;
    ULONG ClockPowerManagement : 1;
    ULONG SurpriseDownErrorReportingCapable : 1;
    ULONG DataLinkLayerActiveReportingCapable : 1;
    ULONG LinkBandwidthNotificationCapability : 1;
    ULONG AspmOptionalityCompliance : 1;
    ULONG Rsvd : 1;
    ULONG PortNumber : 8;
  } DUMMYSTRUCTNAME;
  ULONG  AsULONG;
} PCI_EXPRESS_LINK_CAPABILITIES_REGISTER, *PPCI_EXPRESS_LINK_CAPABILITIES_REGISTER;

成员

DUMMYSTRUCTNAME

DUMMYSTRUCTNAME 结构。

DUMMYSTRUCTNAME.MaximumLinkSpeed

PCIe 链路的最大链接速度。 唯一有效值为:

1
每秒 2.5 千兆位

所有其他值都保留。

DUMMYSTRUCTNAME.MaximumLinkWidth

最大链接宽度 (组件) 实现的通道数。 可能的值为:

1
x1 (1 通道)

2
x2 (2 通道)

4
x4 (4 通道)

8
x8 (8 通道)

12
x12 (12 通道)

16
x16 (16 通道)

32
x32 (32 个通道)

所有其他值都保留。

DUMMYSTRUCTNAME.ActiveStatePMSupport

PCIe 链接上支持的活动状态电源管理级别。 可能的值为:

L0sEntrySupport
支持 L0s。

L0sAndL1EntrySupport
支持 L0 和 L1。

所有其他值都保留。

DUMMYSTRUCTNAME.L0sExitLatency

PCIe 链接的 L0 退出延迟。 此值指示此端口完成从 L0 到 L0 的转换所需的时间长度。

L0s_Below64ns
小于 64 纳秒

L0s_64ns_128ns
64 纳秒到 128 纳秒

L0s_128ns_256ns
128 纳秒到 256 纳秒

L0s_256ns_512ns
256 纳秒到 512 纳秒

L0s_512ns_1us
512 纳秒到 1 微秒

L0s_1us_2us
1 微秒到 2 微秒

L0s_2us_4us
2 微秒到 4 微秒

L0s_Above4us
超过 4 微秒

DUMMYSTRUCTNAME.L1ExitLatency

PCIe 链接的 L1 退出延迟。 此值指示此端口完成从 L1 到 L0 的转换所需的时间长度。

L1_Below1us
小于 1 微秒

L1_1us_2us
1 微秒到 2 微秒

L1_2us_4us
2 微秒到 4 微秒

L1_4us_8us
4 微秒到 8 微秒

L1_8us_16us
8 微秒到 16 微秒

L1_16us_32us
16 微秒到 32 微秒

L1_32us_64us
32 微秒到 64 微秒

L1_Above64us
超过 64 微秒

如果 ActiveStatePMSupport 成员未设置为 L0sAndL1EntrySupport,则忽略此值。

DUMMYSTRUCTNAME.ClockPowerManagement

指示组件支持时钟电源管理的单个位。

DUMMYSTRUCTNAME.SurpriseDownErrorReportingCapable

一个位,指示组件支持检测和报告意外错误条件的可选功能。 此位仅适用于下游端口。

DUMMYSTRUCTNAME.DataLinkLayerActiveReportingCapable

一个位,指示组件支持报告数据链接控制和管理状态机的数据链接活动状态的可选功能。 此位仅适用于下游端口。 支持热插拔的下游端口必须支持此功能。

DUMMYSTRUCTNAME.LinkBandwidthNotificationCapability

定义 ULONG 成员 LinkBandwidthNotificationCapability

DUMMYSTRUCTNAME.AspmOptionalityCompliance

定义 ULONG 成员 AspmOptionalityCompliance

DUMMYSTRUCTNAME.Rsvd

保留。

DUMMYSTRUCTNAME.PortNumber

PCIe 链接的 PCIe 端口号。

AsULONG

PCI_EXPRESS_LINK_CAPABILITIES_REGISTER结构内容的 ULONG 表示形式。

注解

PCI_EXPRESS_LINK_CAPABILITIES_REGISTER结构在 Windows Server 2008 及更高版本的 Windows 中可用。

PCI_EXPRESS_CAPABILITY 结构中包含PCI_EXPRESS_LINK_CAPABILITIES_REGISTER结构。

要求

要求
Header miniport.h (包括 Ntddk.h、Miniport.h)

另请参阅

PCI_EXPRESS_CAPABILITY