PCI_EXPRESS_LINK_CONTROL_REGISTER union (ntddk.h)
PCI_EXPRESS_LINK_CONTROL_REGISTER構造では、PCIe 機能構造の PCI Express (PCIe) リンク制御レジスタについて説明します。
構文
typedef union _PCI_EXPRESS_LINK_CONTROL_REGISTER {
struct {
USHORT ActiveStatePMControl :2;
USHORT Rsvd1 :1;
USHORT ReadCompletionBoundary :1;
USHORT LinkDisable :1;
USHORT RetrainLink :1;
USHORT CommonClockConfig :1;
USHORT ExtendedSynch :1;
USHORT EnableClockPowerManagement :1;
USHORT Rsvd2 :7;
};
USHORT AsUSHORT;
} PCI_EXPRESS_LINK_CONTROL_REGISTER, *PPCI_EXPRESS_LINK_CONTROL_REGISTER;
メンバー
DUMMYSTRUCTNAME
DUMMYSTRUCTNAME.ActiveStatePMControl
PCIe リンクで有効になっているアクティブな状態電源管理のレベル。 次のいずれかの値になります。
| 値 | 説明 |
|---|---|
| L0sAndL1EntryDisabled | L0 と L1 はどちらも無効です。 |
| L0sEntryEnabled | L0s が有効になっています。 |
| L1EntryEnabled | L1 が有効になっています。 |
| L0sAndL1EntryEnabled | L0 と L1 の両方が有効です。 |
DUMMYSTRUCTNAME.Rsvd1
予約済み。
DUMMYSTRUCTNAME.ReadCompletionBoundary
エンドポイントからのルート ポートまたはルート ポート アップストリームの読み取り完了境界 (RCB) 値。 ビットが明確な場合、RCB は 64 バイトです。 ビットが設定されている場合、RCB は 128 バイトです。 このメンバーはスイッチ ポートには適用されません。
DUMMYSTRUCTNAME.LinkDisable
リンクが無効になっていることを示す 1 ビット。 このメンバーは、エンドポイント デバイス、PCIe から PCI または PCI-X ブリッジ、およびスイッチのアップストリーム ポートには適用されません。
DUMMYSTRUCTNAME.RetrainLink
リンクの再トレーニングを開始するために使用される 1 ビット。 このビットの読み取りでは、常に 0 が返されます。 このメンバーは、エンドポイント デバイス、PCIe から PCI または PCI-X ブリッジ、およびスイッチのアップストリーム ポートには適用されません。
DUMMYSTRUCTNAME.CommonClockConfig
このコンポーネントとリンクの反対側のコンポーネントが分散共通参照クロックで動作していることを示す 1 ビット。 このビットが明確な場合、このコンポーネントとリンクの反対側のコンポーネントは非同期参照クロックで動作しています。
DUMMYSTRUCTNAME.ExtendedSynch
L0s 状態を終了するとき、および回復状態のときに、追加の順序付きセットが送信されることを示す 1 ビット。
DUMMYSTRUCTNAME.EnableClockPowerManagement
クロック電源管理が有効になっていることを示す 1 ビット。
DUMMYSTRUCTNAME.Rsvd2
予約済み。
AsUSHORT
PCI_EXPRESS_LINK_CONTROL_REGISTER構造体の内容の USHORT 表現。
注釈
PCI_EXPRESS_LINK_CONTROL_REGISTER構造は、Windows Server 2008 以降のバージョンの Windows で使用できます。
PCI_EXPRESS_LINK_CONTROL_REGISTER構造体は、PCI_EXPRESS_CAPABILITY_REGISTER構造体に含まれています。
要件
| 要件 | 値 |
|---|---|
| Header | ntddk.h (Ntddk.h、Miniport.h を含む) |