PCI_X_CAPABILITY構造体 (ミニポート.h)
PCI_X_CAPABILITY 構造体は、PCI-X 補遺に準拠しているデバイスのコマンドおよびステータス レジスタの内容を PCI ローカル バス仕様に報告します。
構文
typedef struct {
PCI_CAPABILITIES_HEADER Header;
union {
struct {
USHORT DataParityErrorRecoveryEnable : 1;
USHORT EnableRelaxedOrdering : 1;
USHORT MaxMemoryReadByteCount : 2;
USHORT MaxOutstandingSplitTransactions : 3;
USHORT Reserved : 9;
} bits;
USHORT AsUSHORT;
} Command;
union {
struct {
ULONG FunctionNumber : 3;
ULONG DeviceNumber : 5;
ULONG BusNumber : 8;
ULONG Device64Bit : 1;
ULONG Capable133MHz : 1;
ULONG SplitCompletionDiscarded : 1;
ULONG UnexpectedSplitCompletion : 1;
ULONG DeviceComplexity : 1;
ULONG DesignedMaxMemoryReadByteCount : 2;
ULONG DesignedMaxOutstandingSplitTransactions : 3;
ULONG DesignedMaxCumulativeReadSize : 3;
ULONG ReceivedSplitCompletionErrorMessage : 1;
ULONG CapablePCIX266 : 1;
ULONG CapablePCIX533 : 1;
} bits;
ULONG AsULONG;
} Status;
} PCI_X_CAPABILITY, *PPCI_X_CAPABILITY;
メンバーズ
Header
機能を識別し、次の機能の説明へのリンクを提供する PCI_CAPABILITIES_HEADER 型の構造が含まれています。
Command
コマンド 共用体を定義します。
Command.bits
Command.bits 構造体を定義します。
Command.bits.DataParityErrorRecoveryEnable
データ パリティ エラー回復ビットがデバイスのコマンド レジスタに設定され、デバイスがデータ パリティ エラーからの回復を試みます。 パリティ エラー回復ビットの値の重要性の詳細については、「PCI ローカル バス仕様を参照してください。
Command.bits.EnableRelaxedOrdering
デバイスのコマンド レジスタで、有効な緩やかな順序付けビットが設定されていることを示します。 これにより、デバイスは、より緩やかなトランザクション注文ポリシーを自由に採用できます。 このビットによるトランザクションの順序付けの影響の詳細については、「PCI Local Bus Specification」を参照してください。
Command.bits.MaxMemoryReadByteCount
バースト メモリ読み取りコマンドを開始するときにデバイスが使用する、コマンド レジスタに記録された最大バイト数を報告します。 このビット効果がコマンドを読み取る方法の詳細については、「PCI ローカル バス仕様を参照してください。
Command.bits.MaxOutstandingSplitTransactions
デバイスが非同期的に開始できる分割トランザクションの最大数をコマンド レジスタに記録して報告します。 この値が分割トランザクションにどのように影響するかの詳細については、「PCI ローカル バス仕様を参照してください。
Command.bits.Reserved
引っ込み思案。
Command.AsUSHORT
デバイスのコマンド レジスタ内のデータを、符号なし長整数の形式で報告します。
Status
Status 共用体を定義します。
Status.bits
Status.bits 構造体を定義します。
Status.bits.FunctionNumber
タイプ 0 構成トランザクションのアドレスの関数番号フィールドの値を示します。 この番号の意味の詳細については、「PCI ローカル バス仕様を参照してください。
Status.bits.DeviceNumber
タイプ 0 構成トランザクションのアドレスのデバイス番号フィールドの値を示します。 この番号の意味の詳細については、「PCI ローカル バス仕様を参照してください。
Status.bits.BusNumber
デバイスが配置されているバス セグメントの番号を示します。 この番号の意味の詳細については、「PCI ローカル バス仕様を参照してください。
Status.bits.Device64Bit
バスが 64 ビット幅であることを 1 で示します。 0 の場合、バスの幅は 32 ビットです。 ステータス レジスタのデバイス 64 ビットの意味の詳細については、PCI ローカル バス仕様を参照してください。
Status.bits.Capable133MHz
デバイスの最大動作周波数が 133 MHz であることを 1 に示します。 デバイスの最大動作周波数が 66 MHz であることを 0 で示します。 ステータス レジスタの対応する 133 Mhz ビットの意味の詳細については、PCI ローカル バス仕様を参照してください。
Status.bits.SplitCompletionDiscarded
要求元が拒否したために、デバイスが分割完了トランザクションを破棄した場合に 1 を示します。 値 0 は、状態レジスタの分割完了破棄ビットが最後にクリアされたため、デバイスが分割完了トランザクションを破棄していないことを示します。 ステータス レジスタの分割完了破棄ビットの詳細については、PCI ローカル バス仕様を参照してください。
Status.bits.UnexpectedSplitCompletion
デバイスがデバイスの要求元 ID を持つ分割完了トランザクションを受信したことを 1 に示します。 デバイスがこの種のトランザクションを受信していない場合に 0 を示します。 ステータス レジスタの予期しない分割完了ビットの意味の詳細については、PCI ローカル バス仕様を参照してください。
Status.bits.DeviceComplexity
デバイスがブリッジ デバイスであることを 1 に示します。 0 の場合、デバイスはブリッジ デバイスではありません。 ステータス レジスタのデバイスの複雑さのビットの意味の詳細については、「PCI ローカル バス仕様を参照してください。
Status.bits.DesignedMaxMemoryReadByteCount
デバイスが読み取りシーケンスを開始するときに使用する、状態レジスタで定義されている最大バイト数を報告します。 この値の意味の詳細については、「PCI ローカル バス仕様を参照してください。
Status.bits.DesignedMaxOutstandingSplitTransactions
デバイスが一度に許可できる分割トランザクションの最大数をステータス レジスタで定義して報告します。 この値の意味の詳細については、「PCI ローカル バス仕様を参照してください。
Status.bits.DesignedMaxCumulativeReadSize
デバイスが一度に許可する、状態レジスタで定義されているバースト メモリ読み取りトランザクションの最大数を報告します。 この値の詳細については、「PCI ローカル バス仕様」を参照してください。
Status.bits.ReceivedSplitCompletionErrorMessage
デバイスが分割完了エラー メッセージを受信したことを 1 に示します。 デバイスが分割完了エラー メッセージを受信していない場合に 0 を示します。
Status.bits.CapablePCIX266
ULONG メンバー CapablePCIX266を定義します。
Status.bits.CapablePCIX533
CapablePCIX533 ULONG メンバー定義します。
Status.AsULONG
デバイスの状態レジスタのデータを、符号なし長整数の形式で報告します。
必要条件
| 要件 | 価値 |
|---|---|
| ヘッダー | ミニポート h (Wdm.h、ミニポート.h を含む) |