structure PCI_EXPRESS_AER_CAPABILITY (wdm.h)

Article
02/07/2025

La structure PCI_EXPRESS_AER_CAPABILITY décrit une structure avancée de rapport d’erreurs PCI Express (PCIe).

Syntaxe

typedef struct _PCI_EXPRESS_AER_CAPABILITY {
  PCI_EXPRESS_ENHANCED_CAPABILITY_HEADER       Header;
  PCI_EXPRESS_UNCORRECTABLE_ERROR_STATUS       UncorrectableErrorStatus;
  PCI_EXPRESS_UNCORRECTABLE_ERROR_MASK         UncorrectableErrorMask;
  PCI_EXPRESS_UNCORRECTABLE_ERROR_SEVERITY     UncorrectableErrorSeverity;
  PCI_EXPRESS_CORRECTABLE_ERROR_STATUS         CorrectableErrorStatus;
  PCI_EXPRESS_CORRECTABLE_ERROR_MASK           CorrectableErrorMask;
  PCI_EXPRESS_AER_CAPABILITIES                 CapabilitiesAndControl;
  ULONG                                        HeaderLog[4];
  PCI_EXPRESS_SEC_UNCORRECTABLE_ERROR_STATUS   SecUncorrectableErrorStatus;
  PCI_EXPRESS_SEC_UNCORRECTABLE_ERROR_MASK     SecUncorrectableErrorMask;
  PCI_EXPRESS_SEC_UNCORRECTABLE_ERROR_SEVERITY SecUncorrectableErrorSeverity;
  PCI_EXPRESS_SEC_AER_CAPABILITIES             SecCapabilitiesAndControl;
  ULONG                                        SecHeaderLog[4];
} PCI_EXPRESS_AER_CAPABILITY, *PPCI_EXPRESS_AER_CAPABILITY;

Membres

Header

Structure PCI_EXPRESS_ENHANCED_CAPABILITY_HEADER qui décrit l’en-tête de cette structure.

UncorrectableErrorStatus

Structure PCI_EXPRESS_UNCORRECTABLE_ERROR_STATUS qui décrit le registre d’état d’erreur non récupérable PCIe de la structure de capacité PCIe AER.

UncorrectableErrorMask

Structure PCI_EXPRESS_UNCORRECTABLE_ERROR_MASK qui décrit le registre de masque d’erreur noncorrectable PCIe de la structure de capacité PCIe AER.

UncorrectableErrorSeverity

Structure PCI_EXPRESS_UNCORRECTABLE_ERROR_SEVERITY qui décrit le registre de gravité d’erreur non correction PCIe de la structure de capacité PCIe AER.

CorrectableErrorStatus

Structure PCI_EXPRESS_CORRECTABLE_ERROR_STATUS qui décrit le registre d’état d’erreur correct de PCIe de la structure de capacité AER PCIe.

CorrectableErrorMask

Structure PCI_EXPRESS_CORRECTABLE_ERROR_MASK qui décrit le registre de masque d’erreurs correctable PCIe de la structure de capacité PCIe AER.

CapabilitiesAndControl

Structure PCI_EXPRESS_AER_CAPABILITIES qui décrit les fonctionnalités avancées d’erreur PCIe et le registre de contrôle de la structure de capacité AER PCIe.

HeaderLog[4]

Tableau de quatre valeurs 32 bits qui contiennent ensemble l’en-tête du paquet de couche transaction (TLP) qui correspond à une erreur détectée.

Dans chaque valeur 32 bits du tableau, les octets du TLP sont dans l’ordre d’octets big-endian.

SecUncorrectableErrorStatus

Structure PCI_EXPRESS_SEC_UNCORRECTABLE_ERROR_STATUS qui décrit le registre d’état d’erreur secondaire non récupérable pcIe de la structure de capacité PCIe AER.

SecUncorrectableErrorMask

Structure PCI_EXPRESS_SEC_UNCORRECTABLE_ERROR_MASK qui décrit le registre de masque d’erreur secondaire noncorrectable PCIe de la structure de capacité PCIe AER.

SecUncorrectableErrorSeverity

Structure Y PCI_EXPRESS_SEC_UNCORRECTABLE_ERROR_SEVERITqui décrit le registre de gravité d’erreur secondaire noncorrectable PCIe de la structure de capacité PCIe AER.

SecCapabilitiesAndControl

Structure PCI_EXPRESS_SEC_AER_CAPABILITIES qui décrit les fonctionnalités d’erreur secondaire PCIe et le registre de contrôle de la structure de capacité PCIe AER.

SecHeaderLog[4]

Tableau de quatre valeurs 32 bits qui contiennent ensemble l’en-tête de la transaction sur l’interface secondaire qui a généré une erreur.

Remarques

Les appareils de pont PCIe utilisent la structure PCI_EXPRESS_BRIDGE_AER_CAPABILITY au lieu de la structure PCI_EXPRESS_AER_CAPABILITY pour décrire la structure avancée de rapport d’erreurs PCIe.

Les ports racines et les collecteurs d’événements complexes racine utilisent la structure PCI_EXPRESS_ROOTPORT_AER_CAPABILITY au lieu de la structure PCI_EXPRESS_AER_CAPABILITY pour décrire la structure avancée de rapport d’erreurs PCIe.

Pour plus d’informations sur la structure des fonctionnalités avancées de rapport d’erreurs PCIe, consultez la spécification PCI Express.