structure PCI_CAPABILITIES_HEADER (wdm.h)

Article
08/08/2023

La structure PCI_CAPABILITIES_HEADER définit un en-tête présent dans chaque structure de capacité PCI.

Syntaxe

typedef struct _PCI_CAPABILITIES_HEADER {
  UCHAR CapabilityID;
  UCHAR Next;
} PCI_CAPABILITIES_HEADER, *PPCI_CAPABILITIES_HEADER;

Membres

CapabilityID

Contient un entier 8 bits qui indique l’ID de capacité. L’ID de capacité identifie le type de structure de capacité qui suit cet en-tête. Le membre CapabilityID doit avoir l’une des valeurs suivantes :

ID de capacité	Signification
PCI_CAPABILITY_ID_POWER_MANAGEMENT	Indique que la structure de capacité qui suit l’en-tête définit une interface de gestion de l’alimentation PCI. Pour plus d’informations sur ce type de fonctionnalité, consultez pci Power Management Interface Specification.
PCI_CAPABILITY_ID_AGP	Indique que la structure de capacité qui suit l’en-tête définit le port graphique accéléré (AGP) pris en charge par l’appareil. Pour plus d’informations sur ce type de fonctionnalité, consultez Spécification de l’interface de port graphique accélérée.
PCI_CAPABILITY_ID_VPD	Indique que la structure de capacité qui suit l’en-tête définit les fonctionnalités de données de produit vitales (VPD) de l’appareil.
PCI_CAPABILITY_ID_SLOT_ID	Indique que la structure de capacité qui suit l’en-tête définit les fonctionnalités d’expansion externe d’un appareil de pont. Pour plus d’informations sur ce type de fonctionnalité, consultez spécificité de l’architecture de pont PCI à PCI.
PCI_CAPABILITY_ID_MSI	Indique que la structure de capacité qui suit l’en-tête définit un appareil PCI qui peut effectuer une remise d’interruption signalée par message (MSI). Pour plus d’informations sur la fonctionnalité MSI, consultez spécification du bus local PCI.
PCI_CAPABILITY_ID_CPCI_HOTSWAP	Indique que la structure de capacité qui suit l’en-tête définit une interface standard pour contrôler et détecter status. Les appareils qui prennent en charge l’insertion et l’extraction d’échange à chaud dans un système CompactPCI nécessitent ce type d’interface. Pour plus d’informations sur le contrôle et la détection des status dans les systèmes CompactPCI, consultez la spécification CompactPCI Hot Swap Specification.
PCI_CAPABILITY_ID_PCIX	Indique que la structure de capacité qui suit l’en-tête définit les fonctionnalités PCI-X des appareils. Pour plus d’informations sur PCI-X, consultez l’addenda PCI-X à la spécification du bus local PCI.
PCI_CAPABILITY_ID_HYPERTRANSPORT	Indique que la structure de capacité qui suit l’en-tête définit le contrôle et la status pour les appareils qui implémentent des liaisons technologiques d’hyper transport (HT). Pour plus d’informations sur la technologie HT, reportez-vous à la spécification de liaison d’E/S HyperTransport.
PCI_CAPABILITY_ID_VENDOR_SPECIFIC	Indique que la structure de capacité qui suit l’en-tête définit des informations spécifiques au fournisseur. Pour plus d’informations sur l’utilisation du mécanisme de capacité pour communiquer des informations spécifiques au fournisseur, consultez spécification du bus local PCI.
PCI_CAPABILITY_ID_DEBUG_PORT	Indique que la structure de capacité qui suit l’en-tête décrit un port de débogage
PCI_CAPABILITY_ID_CPCI_RES_CTRL	Indique que la structure de capacité qui suit l’en-tête décrit le contrôle central des ressources CompactPCI. Pour plus d’informations sur ce type de contrôle, consultez la spécification PICMG 2.13.
PCI_CAPABILITY_ID_SHPC	Indique que la structure de capacité qui suit l’en-tête définit les fonctionnalités d’un appareil conforme au modèle standard de contrôleur à chaud.
PCI_CAPABILITY_ID_P2P_SSID	Indique que la structure de capacité qui suit l’en-tête définit la fonctionnalité d’ID de sous-système.
PCI_CAPABILITY_ID_AGP_TARGET	Indique que la structure de capacité qui suit l’en-tête définit la fonctionnalité AGP (Accelerated Graphics Port) 8x.
PCI_CAPABILITY_ID_SECURE	Indique que la structure de capacité qui suit l’en-tête décrit un appareil sécurisé
PCI_CAPABILITY_ID_PCI_EXPRESS	Indique que la structure de capacité qui suit l’en-tête définit un appareil qui prend en charge PCI express.
PCI_CAPABILITY_ID_MSIX	Indique que la structure de capacité qui suit l’en-tête définit une extension facultative à la fonctionnalité MSI de base.

Next

Contient un décalage dans l’espace de configuration PCI qui indique l’emplacement de l’élément suivant dans la liste des fonctionnalités. S’il n’y a pas d’éléments supplémentaires dans la liste, ce membre en contiendra zéro.