PCI_X_CAPABILITY Struktur (wdm.h)
Die PCI_X_CAPABILITY Struktur meldet den Inhalt des Befehls und Statusregisters eines Geräts, das mit dem PCI-X Addendum zur PCI Local Bus Specificationkompatibel ist.
Syntax
typedef struct {
PCI_CAPABILITIES_HEADER Header;
union {
struct {
USHORT DataParityErrorRecoveryEnable : 1;
USHORT EnableRelaxedOrdering : 1;
USHORT MaxMemoryReadByteCount : 2;
USHORT MaxOutstandingSplitTransactions : 3;
USHORT Reserved : 9;
} bits;
USHORT AsUSHORT;
} Command;
union {
struct {
ULONG FunctionNumber : 3;
ULONG DeviceNumber : 5;
ULONG BusNumber : 8;
ULONG Device64Bit : 1;
ULONG Capable133MHz : 1;
ULONG SplitCompletionDiscarded : 1;
ULONG UnexpectedSplitCompletion : 1;
ULONG DeviceComplexity : 1;
ULONG DesignedMaxMemoryReadByteCount : 2;
ULONG DesignedMaxOutstandingSplitTransactions : 3;
ULONG DesignedMaxCumulativeReadSize : 3;
ULONG ReceivedSplitCompletionErrorMessage : 1;
ULONG CapablePCIX266 : 1;
ULONG CapablePCIX533 : 1;
} bits;
ULONG AsULONG;
} Status;
} PCI_X_CAPABILITY, *PPCI_X_CAPABILITY;
Angehörige
Header
Enthält eine Struktur vom Typ PCI_CAPABILITIES_HEADER, die die Funktion identifiziert und einen Link zur nächsten Funktionsbeschreibung bereitstellt.
Command
Definiert die Command Union.
Command.bits
Definiert die Bits Struktur.
Command.bits.DataParityErrorRecoveryEnable
Gibt an, dass das Bit für die Datenparitätsfehlerwiederherstellung im Befehlsregister des Geräts festgelegt ist, und das Gerät versucht, aus Datenparitätsfehlern wiederherzustellen. Weitere Informationen zur Bedeutung des Werts im Paritätsfehlerwiederherstellungsbit finden Sie in der PCI Local Bus Specification.
Command.bits.EnableRelaxedOrdering
Gibt an, dass das Bit für die entspannte Sortierung im Befehlsregister des Geräts festgelegt ist. Dies lässt das Gerät frei, um eine entspanntere Transaktionsbestellungsrichtlinie zu übernehmen. Weitere Informationen zum Sortieren dieser Biteffekte finden Sie in der PCI Local Bus Specification.
Command.bits.MaxMemoryReadByteCount
Meldet die maximale Byteanzahl, die im Befehlsregister aufgezeichnet wird, dass das Gerät verwendet wird, wenn ein Speicherlesebefehl vom Typ "Burst" initiiert wird. Weitere Informationen dazu, wie diese Biteffekte Befehle lesen, finden Sie in der PCI Local Bus Specification.
Command.bits.MaxOutstandingSplitTransactions
Meldet die maximale Anzahl geteilter Transaktionen, die im Befehlsregister aufgezeichnet werden, dass das Gerät asynchron initiieren kann. Weitere Informationen dazu, wie dieser Wert auf geteilte Transaktionen wirkt, finden Sie in der PCI Local Bus Specification.
Command.bits.Reserved
Reserviert für die zukünftige Verwendung.
Command.AsUSHORT
Meldet die Daten im Befehlsregister des Geräts in Form einer nicht signierten langen ganzzahligen Zahl.
Status
Definiert die Status Union.
Status.bits
Definiert die Bits Struktur.
Status.bits.FunctionNumber
Gibt den Wert im Funktionsnummernfeld einer Adresse eines Konfigurationstransaktionstyps 0 an. Weitere Informationen zur Bedeutung dieser Nummer finden Sie in der PCI Local Bus Specification.
Status.bits.DeviceNumber
Gibt den Wert im Feld "Gerätenummer" der Adresse einer Konfigurationstransaktion vom Typ 0 an. Weitere Informationen zur Bedeutung dieser Nummer finden Sie in der PCI Local Bus Specification.
Status.bits.BusNumber
Gibt die Nummer des Bussegments an, auf dem sich das Gerät befindet. Weitere Informationen zur Bedeutung dieser Nummer finden Sie in der PCI Local Bus Specification.
Status.bits.Device64Bit
Gibt an, wann der Bus 64 Bit breit ist. Wenn 0 der Bus 32 Bit breit ist. Weitere Informationen zur Bedeutung des 64-Bit-Geräts des Statusregisters finden Sie in der PCI Local Bus Specification.
Status.bits.Capable133MHz
Gibt an, wann 1 die maximale Betriebsfrequenz des Geräts 133 MHz beträgt. Gibt an, wann 0 die maximale Betriebsfrequenz des Geräts 66 MHz beträgt. Weitere Informationen zur Bedeutung der fähigen 133 MHz-Bit des Statusregisters finden Sie in der PCI Local Bus Specification.
Status.bits.SplitCompletionDiscarded
Gibt an, wann das Gerät eine Transaktion mit geteiltem Abschluss verworfen hat, da der Antragsteller sie abgelehnt hat. Ein Wert von 0 gibt an, dass das Gerät keine Transaktionen mit geteilten Abschlussvorgängen verworfen hat, da das verworfene Bit des Statusregisters zuletzt gelöscht wurde. Weitere Informationen zum verworfenen Bit des Statusregisters finden Sie in der PCI Local Bus Specification.
Status.bits.UnexpectedSplitCompletion
Gibt an, wann das Gerät eine transaktion für den geteilten Abschluss mit der Anforderungs-ID des Geräts empfangen hat. Gibt an, wann 0 das Gerät diese Art von Transaktion nicht empfangen hat. Weitere Informationen zur Bedeutung des unerwarteten Bits für den geteilten Abschluss des Statusregisters finden Sie in der PCI Local Bus Specification.
Status.bits.DeviceComplexity
Gibt an, wann es sich bei dem Gerät um ein Brückengerät handelt. Wenn 0 das Gerät kein Brückengerät ist. Weitere Informationen zur Bedeutung des Gerätekomplexitätsbits des Statusregisters finden Sie in der PCI Local Bus Specification.
Status.bits.DesignedMaxMemoryReadByteCount
Meldet die maximale Byteanzahl, die im Statusregister definiert ist, die das Gerät verwendet, wenn es eine Lesesequenz initiiert. Weitere Informationen zur Bedeutung dieses Werts finden Sie in der PCI Local Bus Specification.
Status.bits.DesignedMaxOutstandingSplitTransactions
Meldet die maximale Anzahl geteilter Transaktionen, die im Statusregister definiert sind, dass das Gerät jederzeit zulassen kann. Weitere Informationen zur Bedeutung dieses Werts finden Sie in der PCI Local Bus Specification.
Status.bits.DesignedMaxCumulativeReadSize
Meldet die maximale Anzahl von Speicherlesevorgängen, die im Statusregister definiert sind, dass das Gerät jederzeit zulässt. Weitere Informationen zu diesem Wert finden Sie in der PCI Local Bus Specification.
Status.bits.ReceivedSplitCompletionErrorMessage
Gibt an, wann das Gerät eine Fehlermeldung des geteilten Abschlusses empfangen hat. Gibt an, wann 0 das Gerät keine Fehlermeldung für den geteilten Abschluss erhalten hat.
Status.bits.CapablePCIX266
Definiert das ULONG Member CapablePCIX266.
Status.bits.CapablePCIX533
Definiert das ULONG Member CapablePCIX533.
Status.AsULONG
Meldet die Daten im Statusregister des Geräts in Form einer nicht signierten langen ganzzahligen Zahl.
Anforderungen
| Anforderung | Wert |
|---|---|
| mindestens unterstützte Client- | Windows 10 |
| Header- | wdm.h (include Wdm.h, Miniport.h) |