PCI_X_CAPABILITY-Struktur (miniport.h)
Die PCI_X_CAPABILITY-Struktur meldet den Inhalt des Befehls und status Register eines Geräts, das mit dem PCI-X-Addendum der PCI Local Bus Specification kompatibel ist.
Syntax
typedef struct {
PCI_CAPABILITIES_HEADER Header;
union {
struct {
USHORT DataParityErrorRecoveryEnable : 1;
USHORT EnableRelaxedOrdering : 1;
USHORT MaxMemoryReadByteCount : 2;
USHORT MaxOutstandingSplitTransactions : 3;
USHORT Reserved : 9;
} bits;
USHORT AsUSHORT;
} Command;
union {
struct {
ULONG FunctionNumber : 3;
ULONG DeviceNumber : 5;
ULONG BusNumber : 8;
ULONG Device64Bit : 1;
ULONG Capable133MHz : 1;
ULONG SplitCompletionDiscarded : 1;
ULONG UnexpectedSplitCompletion : 1;
ULONG DeviceComplexity : 1;
ULONG DesignedMaxMemoryReadByteCount : 2;
ULONG DesignedMaxOutstandingSplitTransactions : 3;
ULONG DesignedMaxCumulativeReadSize : 3;
ULONG ReceivedSplitCompletionErrorMessage : 1;
ULONG CapablePCIX266 : 1;
ULONG CapablePCIX533 : 1;
} bits;
ULONG AsULONG;
} Status;
} PCI_X_CAPABILITY, *PPCI_X_CAPABILITY;
Member
Header
Enthält eine Struktur vom Typ PCI_CAPABILITIES_HEADER , die die Funktion identifiziert und einen Link zur nächsten Funktionsbeschreibung bereitstellt.
Command
Definiert die Befehlsunion .
Command.bits
Definiert die Command.bits-Struktur .
Command.bits.DataParityErrorRecoveryEnable
Gibt an, dass das Datenparitätsfehlerwiederherstellungsbit im Befehlsregister des Geräts festgelegt ist und das Gerät versucht, nach Datenparitätsfehlern wiederherzustellen. Weitere Informationen zur Bedeutung des Werts im Paritätsfehlerwiederherstellungsbit finden Sie in der PCI Local Bus-Spezifikation.
Command.bits.EnableRelaxedOrdering
Gibt an, dass im Befehlsregister des Geräts das Bit "Entspannte Reihenfolge aktivieren" festgelegt ist. Dadurch bleibt es dem Gerät frei, eine lockerere Transaktionsreihenfolgerichtlinie zu übernehmen. Weitere Informationen dazu, wie sich dieses Bit auf die Reihenfolge von Transaktionen auswirkt, finden Sie in der PCI Local Bus-Spezifikation.
Command.bits.MaxMemoryReadByteCount
Meldet die maximale Byteanzahl, die im Befehlsregister aufgezeichnet wird, die das Gerät beim Initiieren eines Burstspeicherlesebefehls verwendet. Weitere Informationen dazu, wie diese Biteffekte Befehle lesen, finden Sie in der PCI Local Bus-Spezifikation.
Command.bits.MaxOutstandingSplitTransactions
Meldet die maximale Anzahl von geteilten Transaktionen, die im Befehlsregister aufgezeichnet werden, die das Gerät asynchron initiieren kann. Weitere Informationen dazu, wie sich dieser Wert auf Split-Transaktionen auswirkt, finden Sie in der PCI Local Bus-Spezifikation.
Command.bits.Reserved
Reserviert.
Command.AsUSHORT
Meldet die Daten im Befehlsregister des Geräts in Form einer langen ganzzahligen Zahl ohne Vorzeichen.
Status
Definiert die Statusunion .
Status.bits
Definiert die Status.bits-Struktur .
Status.bits.FunctionNumber
Gibt den Wert im Feld Funktionsnummer einer Adresse einer Konfigurationstransaktion vom Typ 0 an. Weitere Informationen zur Bedeutung dieser Nummer finden Sie in der PCI Local Bus-Spezifikation.
Status.bits.DeviceNumber
Gibt den Wert im Feld Gerätenummer der Adresse einer Konfigurationstransaktion vom Typ 0 an. Weitere Informationen zur Bedeutung dieser Nummer finden Sie in der PCI Local Bus-Spezifikation.
Status.bits.BusNumber
Gibt die Anzahl des Bussegments an, in dem sich das Gerät befindet. Weitere Informationen zur Bedeutung dieser Nummer finden Sie in der PCI Local Bus-Spezifikation.
Status.bits.Device64Bit
Gibt an, wenn 1, dass der Bus 64 Bit breit ist. Bei 0 ist der Bus 32 Bit breit. Weitere Informationen zur Bedeutung des 64-Bit-Geräts des status Registers finden Sie in der PCI Local Bus-Spezifikation.
Status.bits.Capable133MHz
Gibt an, wenn 1, dass die maximale Betriebsfrequenz des Geräts 133 MHz beträgt. Gibt an, wenn 0, dass die maximale Betriebsfrequenz des Geräts 66 MHz beträgt. Weitere Informationen zur Bedeutung status fähigen 133 MHz-Bits des Registers finden Sie in der PCI Local Bus-Spezifikation.
Status.bits.SplitCompletionDiscarded
Gibt an, wenn 1, dass das Gerät eine Transaktion mit geteilter Vervollständigung verworfen hat, weil der Anforderer sie abgelehnt hat. Der Wert 0 gibt an, dass das Gerät keine Split-Vervollständigungstransaktionen verworfen hat, da das verworfene Bit des status Registers zuletzt gelöscht wurde. Weitere Informationen zum verworfenen Bit des status Registers für die Geteilte Vervollständigung finden Sie in der PCI Local Bus-Spezifikation.
Status.bits.UnexpectedSplitCompletion
Gibt an, wenn 1, dass das Gerät eine Geteilte Vervollständigungstransaktion mit der Anforderungs-ID des Geräts erhalten hat. Gibt an, wenn 0, dass das Gerät diese Art von Transaktion nicht empfangen hat. Weitere Informationen zur Bedeutung des unerwarteten Split-Vervollständigungsbits des status Registers finden Sie in der PCI Local Bus-Spezifikation.
Status.bits.DeviceComplexity
Gibt an, wenn 1, dass das Gerät ein Bridgegerät ist. Wenn 0 ist das Gerät kein Bridgegerät. Weitere Informationen zur Bedeutung des status Gerätekomplexitätsbits des Registers finden Sie in der PCI Local Bus-Spezifikation.
Status.bits.DesignedMaxMemoryReadByteCount
Meldet die maximale Byteanzahl, die im status Register definiert ist, die das Gerät beim Initiieren einer Lesesequenz verwendet. Weitere Informationen zur Bedeutung dieses Werts finden Sie in der PCI Local Bus-Spezifikation.
Status.bits.DesignedMaxOutstandingSplitTransactions
Meldet die maximale Anzahl von geteilten Transaktionen, die im status-Register definiert sind, die das Gerät jederzeit zulassen kann. Weitere Informationen zur Bedeutung dieses Werts finden Sie in der PCI Local Bus-Spezifikation.
Status.bits.DesignedMaxCumulativeReadSize
Meldet die maximale Anzahl von Burstspeicherlesevorgängen, die im status Register definiert sind, die das Gerät jederzeit zulässt. Weitere Informationen zu diesem Wert finden Sie in der PCI Local Bus-Spezifikation.
Status.bits.ReceivedSplitCompletionErrorMessage
Gibt an, wenn 1, dass das Gerät eine Fehlermeldung zur geteilten Vervollständigung erhalten hat. Gibt an, wenn 0, dass das Gerät keine Fehlermeldung zum Teilen der Vervollständigung erhalten hat.
Status.bits.CapablePCIX266
Definiert das ULONG-MemberCapablePCIX266.
Status.bits.CapablePCIX533
Definiert das ULONG-ElementCapablePCIX533.
Status.AsULONG
Meldet die Daten im status Register des Geräts in Form einer ganzzahligen Langen Ohne Vorzeichen.
Anforderungen
| Anforderung | Wert |
|---|---|
| Header | miniport.h (einschließlich Wdm.h, Miniport.h) |